パス遅延の相関を考慮した統計的静的遅延解析手法の実装とその評価

摘要

微細加工技術の進歩に伴い，チップ内での製造ばらつきが増大するようになり，回路のクリティカ ル遅延のばらつきを見積もる統計的静的遅延解析が着目されている．我々は，各素子遅延のばらつきが正規分布 で表されたとき，パス遅延間の相関を処理できる統計的静的遅延解析手法を提案していたが，そのプログラムに は改良すべき点がいくつか存在した．そこで，本論文では，この手法に大域的変量によって相関を表現する手法 を導入するとともに，この手法の効率的な実装方法について述べる．また，その性能を，パス遅延の相関の影響 や正規分布表硯の有用性の観点から，モンテカルロシミュレーションとの比較により調べる．