コンパクトなハミング重み比較回路

摘要

“0”と“1”を含む数列間のハミング重みを比較するコンパクトな回路を提案する．266トランジスタのみで64ビットのハミング重み比較回路が構成でき，HSPICEのシミュレーション結果より，従来回路と同様の0．8μm CMOSプロセスを用いた場合の最大遅延は4．5「ns」lである．