本論文では，進化論的ディジタルフィルタ（evolutionary digital filter：EDF）のハードウェア構成を提案し，ASICで実現する．提案法では，まず，EDFの2乗平均誤差の収束特性に影響を与えない範囲で適応アルゴリズムをハードウェアに適したものに変更する．次に，EDFを主要処理であるフィルタリング・適応度計算と生殖・選択の2モジュールで構成する．計算時間を削減するため，フィルタリング・適応度計算モジュールはEDFが複数の内部フィルタをもつことから，並列動作可能な下位モジュールをもつ．生殖・選択モジュールは，無性生殖・選択と有性生殖・選択のどちらの処理も行うことができる下位モジュールをもつ．EDFを0.35μm CMOSテクノロジーのASICで実現した結果，EDFのハードウェア実現はクロック周波数20.0MHzで動作可能である．また，ハードウェア規模は63，652gatesである．
展开▼
