実積和演算にも適した複素乗算ユニットの一構成法

摘要

マルチメディア分野での応用において，複素信号処理と実信号処理が同時に行われることが多くなり，複素信号処理にも実信号処理にも適した構成の信号処理プロセッサが要求されている．複素演算用の演算ユニットとしては，けた上げ伝搬のない回路を構成でき高速な複素演算回路が実現できるなどの特徴から，冗長数系に基づくものがこれまでに提案されている．また，複素乗算を用いて実演算を行う手法も提案されており，これを用いると，複素演算ユニットで効率的な実演算が可能となる．ところが，従来提案されてきた冗長数系に基づく複素演算ユニットでは，実部けたと虚部けたにおいて重みが異なるなどの理由で実演算処理においては必ずしも最大の性能を発揮できる構成をしていなかった．本論文では，実部けたと虚部けたとで共通の重みをもつ冗長複素数表現と，この表現に基づく部分積生成回路を導入し，高速な実演算処理も可能な複素演算ユニットを示す．