招待講演酸化物半導体/IV族半導体を用いた超低消費電力トンネルトランジスタの提案と素子設計

摘要

本研究では，超低消費電力な集積回路実現に向け，酸化物半導体とIV族半導体を組み合わせたType-II エネルギーバンド構造を有する新しいトンネル電界効果トランジスタ（TFET)を提案する.酸化物半導体とIV 族半導体を積層したbilayer構造により，ゲートに対して垂直なトンネリングが活用可能であり，steep-slopeトランジスタとして高いポテンシャルを有する.TCADシミュレーションと素子作製·動作実証を並行して行い，材料選択や不純物濃度などの基礎的な素子パラメータに加え，膜厚不均一性や界面欠陥など素子作製時に生じる課題と電気特性に与える影響を広く調査し，高性能素子実現に向けた素子設計指針を示す.