自己再構成機能をもつ非同期式LSIの回路高速化の検討

摘要

デバイス上に構成される回路自らが動的再構成を行えるプラスティックセルアーキテクチャ（PCA）に基づく非同期式LSIの開発を進めている．PCAでは，構成データの転送と回路モジュール間の動的な通信を，デバイス内のメッシュ網を通じてパイプライン的に行う．再構成オーバヘッドを抑えアーキテクチャの能力をより引き出すためには，そのスループットが重要である．本稿では，PCA LSIの現状の設計を踏襲しながら，PCAの規則性を生かして非同期パイプラインのスループットを改善する方法を示す．またPCAのもつスケーラビリティが生かされるよう，チップ間通信で発生するボトルネックを緩和する方法を検討する．