レジスタ分散型アーキテクチャを対象とした高位合成のためのマルチプレクサ削減手法

摘要

近年のLSI設計プロセスの微細化に伴い，配線遅延がゲート遅延に対し相対的に増加してきている．また単位面積あたりの総ゲート数，総配線数が増加し，配線制御に必要なマルチプレクサ数が増大してきている．レジスタ分散型アーキテクチャを用いると，レジスタ間データ転送を利用することにより配線遅延が回路の性能に与える影響を低減できるが，レジスタ間接続に要する総配線数の増加に伴い，必要となるマルチプレクサ数の増大を招いてしまう．本稿では，レジスタ分散型アーキテクチャを対象とした高位合成システムにおけるマルチプレクサ削減手法を提案する．提案手法は各演算器，ローカルレジスタ間の配線接続に対し，ポート割当を最適化することで必要なマルチプレクサ数を削減する．計算機実験によって，対象とする高位合成手法に提案手法を組み込んだ場合，平均で10.9％のマルチプレクサ数，4.9％の面積が削減でき有効性を確認した．