乗算器および除算器IPの開発

摘要

大学でIP (Intellectual Property)として利用されることを目指し，乗算器および除算器を設計した．乗算器は32ビットの整数を対象とし，回路段数が最小となるWallace木に基づく回路構成と，回路段数は若干増えるが規則正しい構造を持つOverturned-Stairs木に基づく回路構成の二つを設計し評価した．除算器はIEEE754単精度基本フォーマットの仮数部の計算を対象とし，基数2と基数4，および基数2の桁選択をオーバラップした減算シフト型除算器の設計を行った．また，これらの除算器にりタイミングを採用した除算器も設計した．