FPGAを用いた10Gbps TLS/SSLアクセラレータの開発

摘要

TLS/SSL暗号通信の全機能をFPGA·ASICにワンチップ化して搭載するアーキテクチャを開発し、省電力(23W)な10Gbps TLS/SSLアクセラレータを65nm FPGAを用いて実現した。FPGA·ASICを用いることで、並列化·パイプライン化·演算単位最適化による演算効率向上が可能となり、省電力化が実現される。ワンチップ化することで、機能ブロック間の接続にスイッチを用いることが可能となり、データ交換時の輯輳が無くなり、高スループット化が実現される。本研究では、回路量を削減してワンチップ化を容易にするために、送受信回路の一部共通化、複数データで1回路を共有する並列演算、等の演算方式の高効率化を行った。加えて、スイッチの配線量を削減して動作周波数を向上させるために、スイッチの入出力を共通化することでスイッチを小型化した。これらにより、TLS/SSL暗号通信の全機能の回路量を、本開発で使用した65nm FPGA 1つ分に抑え、10Gbpsスループットの実現に必要な166MHz動作（64ビット幅パイプライン処理時）を得た。試作ボードを用いた実験評価では、23Wの消費電力による10Gbpsの暗号化スループットを達成した。