3Dフラッシュメモリの製造技術を用いた新しい再構成可能な積層型論理回路の研究

摘要

3Dフラッシュメモリの製造技術を用いた新しい回路設計を提案した。また従来の方式（平面型LUT方式、積層型LUT方式）と提案方式（平面型提案方式、積層型提案方式）をそれぞれ比較した。新方式の採用により、トランジスタ数では入力数が増加するにつれて減少率も増加し約50、シリコン柱では50、パターン面積では50従来の方式（積層型LUT方式）と比較して縮小できる。