FLOPS-2Dの低レベル通信制御機構の実装と性能評価

摘要

FLOPS-2Dは計算流体力学のアクセラレータのプロトタイプとして開発されたマルチFPGA計算機システムであり、メモリとFPGAを搭載したボードを高速シリアルリンクで複数接続した構成になっている。これにより、大規模な数値計算パイプラインを複数のFPGAにまたがって実装することを目指しているが、シリアルリンクを介したデータ通信ではボード間のクロック周波数の差異や伝送遅延などが送受信を行ううえで問題になる。また、各ボードは電源投入後個別に初期化されるため、システム全体で連携してスタートアップを行う仕組みが必要になる。しかし、これらの仕組みはまだ実装されておらず実際にシステムを稼働させるには至っていない。そこで、本研究ではシリアルリンクを介した通信の管理機構とスタートアップの機純を開発、実装した。実装した機能はシミュレーションと実機でのテストで評価を行い、正常に動作していることを確認することができた。