SiシステムチップにおけるPA-VCO間干渉の検討

摘要

PAとVCOを1チップ内に集積したSiシステムチップにおける，振幅変調時のPAとVCO間干渉について検討した．PA，VCO集積化チップの実測結果をもとに干渉パスのモデル化を行い，PA-VCO間アイソレーションに対する出力スペクトル劣化量の計算を行った．また，シリコン基板厚を薄くすることによるシリコンチップ上の回路間アイソレーション改善案を提案する．電磁界シミュレーションの結果，基板厚を1/2にすることで約9dBアイソレーションが改善されることが分かった．このシミュレーション結果と上記モデルから計算した出力スペクトル劣化の改善量を実測結果と比較したところはぼ一致し，モデルの妥当性とシリコン基板を薄くすることによるアイソレーション改善の効果を確認した．