キャッシュヒット率の向上のための基本ブロックのアドレスオフセットの探索

摘要

本稿では，プログラムの基本ブロックの前にキャッシュブロックサイズよりも細かい単位でオフセットを挿入することにより，命令メモリのキャッシュミスを削減する手法を提案する．本手法では，キャッシュシミュレーションに基づいて，キャッシュミス数を最小化するオフセットの組み合わせを求める，可能なオフセットの組み合わせを全探索すると，オフセット挿入箇所の指数に比例する計算時間が必要になるため，本稿ではシミュレーテッドアニーリングにより解の探索を行う．1レベルのダイレクトマッピングキャッシュを想定し，7つのベンチマークに対して，実験を行ったところ，30箇所のオフセット挿入によって平均約10のキャッシュミスを削減することができた．