FPGA NICを用いたデータ構造サーバ高速化の検討

摘要

構造型ストレージの一種であるKey-Value Store（KVS）では，KeyのペアとなるValueに任意のデータを格納する．KVSにはKeyのペアとなるValueに複数のデータ構造を定義可能なシステムもあり，それらはデータ構造サーバとも呼ばれる．本論文では，FPGA上のネットワークプロトコルスタックを含むFPGA NIC上でスタンドアロンで動作するデータ構造サーバの高速化を検討する．具体的には10GbEのインターフェイス4本を備えるFPGA ボードを想定し，オンボードメモリにデータを格納する．データ構造ごとにデータベース処理に要する実行サイクル数が異なるため，既存実装にようにデータベース処理を行うコアをパイプライン化するのではなく，異なるデータ型をサポートするデータベース処理コアを並列に動作させる．本研究では，データ構造サーバのデータベース処理のモデル化を行い，性能の見積もりを行った．その結果，40Gbpsのネットワークインターフェイスを想定した場合，ラインレートでのリクエスト処理を約35コアを並列に動作することで実現できることを示す．