アプリケーションプロセッサのカーネル記述自動生成手法

摘要

本稿ではアプリケーションプロセッサ向けハードウェア／ソフトウェア(HW/SW)協調設計システム「SPADES」におけるプロセッサのカーネル記述自動生成手法について提案する．近代の組み込みシステムの中枢を担うアプリケーションプロセッサには低コスト，低面積，高性能でかつ短期間の生産が求められている．アプリケーションプロセッサの性能をあげる主な手段として，SIMD型演算器やMAC演算器，ハードウェアループユニットやアドレッシングユニット，Yデータメモリといったハードウェアユニットを付加することがあげられ，要求に応じてこれらハードウェアユニットを付加できることが重要になる．提案手法では，プロセッサコアを構成する各々の機能を実現する部分に分割し，ハードウェアユニットに対応可能な個々の機能部分を生成させる．生成された機能部分の各記述を併合することで，プロセッサコアの記述を生成する．本手法により生成されたVHDLの平均9％ほどのXML記述で，プロセッサコアのVHDL記述をおおよそ3秒以内で生成することができた．