BDDに基づく光論理回路の素子数削減と消費電力低減

摘要

近年ナノフォトニックデバイスを用いた光論理回路は、超高速な動作が見込めるために注目を集めており、光論理回路の合成法に関する研究も同様の理由で活発化している。しかし、既存の光論理回路の合成法の多くは、二分決定グラフ（BDD）などのデータ構造を直接回路として実現する方法を採っている。単にBDDを回路に落としこむという手法で光回路を構成する場合には、回路規模が膨大になる問題や光導波路中の枝分かれにおける光の減衰が非常に大きくなる問題が生じる。本稿では、これらの問題への対策として、波長分割多重（WDM）を用いた回路規模の削減手法を提案する。加えて、光源での電力消費を抑えるための手法として、BDDに基づく回路中に存在する導波路の分岐の数を削減する手法を提案する。最後に、乗算における部分積加算を行う回路について、提案手法を用いた場合と既存手法を用いた場合とを定量的に比較することで、提案手法の優位性を示す。