階層化アーキテクチャによるソフトウェア無線機用モデム

摘要

本論文では，ソフトウェア無線機におけるモデムアーキテクチャについて検討する．ソフトウェア無線機の信号処理における時間拘束性と複雑性から，階層型モデムアーキテクチャとトリー状バス構成を提案した．また，3GPP DS-FDDモードを評価モチーフとして提案アーキテクチャに基づく機能分割を行い，処理量，柔軟性について評価した．次にCPUとPLDを搭載した評価ボードを開発し，提案アーキテクチャの規模とデータ転送によるオーバヘッドを測定した．評価ボードでは，CPUコア，Tx-HWを除き551kG，5.1Mbitの回路規模で提案アーキテクチャを実現し，データ転送による各プロセッサのオーバヘッド量は全体の処理量の2.5％程度に収まっていることを確認した．これにより，本アーキテクチャがCPU動作クロックの低周波数化，処理フローの単純化を実現し，効率的なソフトウェア無線機を構成できることを示した．