算盤アーキテクチャを用いた10進加算器とその剰余演算への応用

摘要

従来、10進数を計算機上で扱うときは、BCD数表現が用いられる。それはBCD数を用いることによって、10進数の演算回路を2進数の演算回路として扱うことができるからである。しかし、BCD数の加算器は、算術演算における桁上げ伝搬や補正処理の問題から桁数に応じて演算時間が大きくのびてしまう。本稿では、10進数の算術演算をより高速に扱うために算盤アーキテクチャを導入する。まず、算盤数加算における桁上げ計算を高速化する手法を提案する。次に、剰余数系において算盤数を扱うアルゴリズムについて示す。最後にそれらの設計、回路評価を行い、提案した算盤アーキテクチャを用いた10進数演算回路の高速性を明らかにする。