LSIの電源端子電流モデルのEMIシミユレーションへの適用

摘要

ディジタル基板の電磁放射ノイズの主原因の一つに，IC／LSIの電源端子を流れる高周波電流がある.これまでに筆者らは，IC／LSIの電源端子に流れる高周波電流のモデルを提案してきた．また，プリント基板の電源·グランド層共振による電磁放射を高速にシミュレートする解析手法を開発してきた．本論文では，これらを組み合わせて，電源端子電流モデルをEMIシミュレーションに適用し，基板のエッジ閻圧やEMIについて実測とシミュレーションが良い精度で一致することを示す．次に，モデルにバイパスコンデンサやデカップリングインダクタを付加することにより，電源端子電流が低減されEMIが低減できることを述べるとともにその低減メカニズムを示す．更に，EMIのシミュレーションと実測の比較を行い，内部デカップリングした物合のEMI低減効果について検証する．