パルスレーザ蒸着法によるPt上への(Ba,Sr)TiO{sub}3薄膜の多段階成膜

摘要

高誘電体材料の応用として、DRAM用の高誘電体キャパシタに（Ba，Sr）TiO{sub}3（BST）を用いる場合、BST薄膜のリーク電流低減を含めた結晶性向上が重要である。 本研究はBSTをパルスレーザ蒸着（PLD）法で、Pt／Ti／SiO{sub}2／Si 基板上に数段階（層）に分けて成膜し、成膜間にin-situアニーリングを行った。 BST自身をバッファ層とし、酸素アニーリングを行うことにより結晶性を向上させ、酸素欠損を抑制しリーク電流の低減を狙いとした。 3段階でBST を計60nm成膜したものは、従来の方法で成膜したものよりもリーク電流·比誘電率ともに良好な値を得ることが出来た。