Si基板上に形成した多結晶Bi{sub}(4-x)La{sub}xTi{sub}3O{sub}12薄膜の容量－電圧(C-V)ヒステリシス特性と界面状態の評価

摘要

Au/Bi{sub}(4-x)La{sub}xTi{sub}3O{sub}12 (BLT) thin film/p-Si構造の容量－電圧(C-V)特性に、BLT薄膜の強誘電性に基づく、時計回りのヒステリシスが観測された。 ヒステリシス電圧幅は多結晶BLT薄膜中の結晶優先配向に依存すること、およびBLTの優先配向は結晶化の早い段階に生じていることが確認された。 Au/BLT/Si構造の作製直後には膜中の電荷、電子トラップ、界面準位の密度が高いため、理想フラットバンド電圧からの電圧シフトとC-Vカーブの周波数分散が生じた。 550℃あるいは600℃で結晶化した膜について界面準位密度を評価したところ、Siバンドギャップの中央付近において、それぞれ～3.4×10{sup}11cm{sup}(-2)ev{sup}(-1)あるいは～4×10{sup}11cm{sup}(-2)ev{sup}(-1)（いずれも1kHz）であった。 400℃の酸素雰囲気中のポストアニールによって、C-Vカーブの電圧シフトと周波数分散はかなり小さくなった。 このことは、固定電荷、電子トラップ、界面準位密度がポストアニールによって低減したことを意味している。 ポストアニール後の界面準位密度は550℃で結晶化した試料については約1/3になった。 さらに、ポストアニールによってBiサブオキサイドが減少されたことが明らかとなった。