自己消去放電とフローティングパルスを用いたPDPの低データ電圧駆動

摘要

PDPにおけるアドレス電圧の低減を目的に、自己消去放電アドレス方式において非消去セルのアドレス電極電圧をフローティングにするアドレス方式を考案した。これにより、従来よりも壁電荷蓄積パルス電圧を高くでき、消去セルで必要なアドレス電圧を0Vまで低減できる。グループ数を3、サブフィールド数を15とし、768本(XGA)を走査する場合、発光デューティーは70％であった。このとき10Vの壁電荷蓄積パルス電圧マージンが得られる。