画像処理用ラインバッファの高位合成系向けライブラリ化設計

摘要

実時間画像処理は計算負荷が高く、しばしばハードウェアアクセラレータを用いてシステムを実装する。複雑な画像処理などのハードウェア設計や検証では、高位合成系を用いることで生産性の向上が期待できる。ハードウェアコンパイラなどは整備されてきているものの、計算モデルや設計方法論が確立して普及しているとはいえず、またライブラリなどの流通が不十分である。本稿では、画像処理のハードウェアアクセラレータにおいて重要な基本概念であるストリーム処理とラインバッファについて、高位合成系のためのライブラリ化設計を行う。設計対象の処理だけでなくラインバッファも同じ動作記述言語で設計することにより、シミュレーション時間が大幅に短縮でき、合成の作業効率が向上する。我々のライブラリは、ライン数などのパラメタに応じてラインバッファの記述を生成するプログラムと、ラインバッファの出力を受けてウインドウに対する処理を行うテンプレート記述からなる。ラインバッファ回路は2cycle／dataのスループットで動作する。8 bit/pixel，Width 1280 pixel，5 line時で、回路規模はLE数282、最大動作周波数は157MHzである。Verilog-HDLで設計した同等のラインバッファに対して動作周波数では30％劣るものの実用上遜色なく、回路規模はむしろ10％ほど下回った。シミュレーション時間は21倍の高速化を達成した。Gaussian，Sobel，Dilation，SADなどの処理に適用し、その有効性を確認した。