フロアプランを考慮したマルチプレクサ入力数制限FPGA向け高位合成手法

摘要

近年，証券取引など短期間で回路の修正·仕様変更が必要となる場面で，高位合成を利用したFPGA設計が増加している．高位合成を用いたFPGA設計では，モジュールの配置とマルチプレクサのコストを考慮する必要がある．本稿では，フロアプランを考慮した上で，マルチプレクサの入力数を制限するFPGA向け高位合成手法を提案する．提案手法は，モジュールの配置とマルチプレクサの入力数を同時に考慮した新しいFPGA向け高位合成手法である．提案手法では，レジスタ分散型アーキテクチャの1つであるHDRアーキテクチャを用いて，高位合成段階でモジュールの配置を行い，配線遅延を見積もる．またレジスタバインディングではマルチプレクサの入力数の制限を実現する．その結果，スライス数·遅延の削減を図る．提案手法を計算機上に実装し，従来手法と比較した結果，クリティカルパス遅延を同程度にした上でスライス数を最大33，平均13削減した．