混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ

摘要

大容量·高速化が進むTCAMにおいて、プロセス微細化に伴いソフトエラー対策が必要不可欠になってきている。 従来のECC回路をTCAMに組み込んでソフトエラー対策を行う場合、データチェック·エラー訂正のためにTCAMのサーチ動作を停止させなければならず、TCAMのパフォーマンス低下を引き起こすことになる。 そのためECCはTCAMのソフトエラー対策として十分有効であるとは言えない。提案アーキテクチャは混載DRAM技術を用いて面積オーバーヘッドの小さなデータ二重化、ECCによるバックグラウンドでのエラー訂正処理が可能であり、高いパフォーマンスを維持したままソフトエラー対策を講じることができる。 提案アーキテクチャを実装したテストチップを評価した結果、従来よりもソフトエラー耐性を10{sup}6のオーダーで向上させることができ、高信頼性·高パフォーマンスを要するアプリケーションへ応用可能であることが確認できた。