リンク長及びレイテンシ制約下でのネットワークオンチップのトポロジ自動生成

摘要

半導体プロセスの微細化に伴い，SoCの性能はよりインターコネクトの性能に影響される部分が大きくなっている．多くのNoC（ネットワークオンチップ）のアーキテクチャが提案されているが，自動的にアプリケーションに応じた最適なNoCを決定しその上に機能ブロックを配置することは，実現されていない．本稿は，アプリケーションの通信要求に応じて，自動的に各機能ブロックを配置し，NoCトポロジを生成する手法を提案する．問題を整数線形計画法により定式化した従来手法5は，消費電力·面積の最適化を実現したが，動件周波数に影響を与える一ホラプあたりのリンク長，および，レイテンシの保証を実現しそいなかった．提案手法は，各機能ブロックを配置する際に低レイテンシで通信する機能ブロック間の距離に，NoCトポロジの生成の際に接続する機能ブロック·スイッチ間距離た制約を加え，それらの性能が保証された設計の生成を実現する．