ウェーブレット変換の多重解像度表現を用いた画像庄縮回路／ウェーブレット変換回路

摘要

現在画像認識は様々な分野で必要とされる．しかし，画像処理分野では，大量のデータを実時間で処理することが問題とされている．その解決方法として，高速な画像圧縮により情報量を減らすことなど考えられる．本研究では，画像認識システムの前処理としてH姐一関数による離散ウェーブレット変換の多重解像度表現を用いた画像圧縮回路の設計及び実装を提案する．また，本研究室で開発したPCIデバイスのHwModule上のFPGAに実装し、ハードウェアにより高速な画像圧縮回路の実現ができた．その結果，640×480画素の取り出し時間20．021に対して20．499msで1／64倍のデータ量をリアルタイム画像圧縮処理が可能にした．