メモリバスSystemCモデルを用いたバスのバッファ評価

摘要

バスとハードウェア·ブロックの間にバッファを介在させることにより、バスの混雑によるハードウェアの待ち時間を軽減させることが可能となる。 しかしながら、バッファの容量を正確に見積もらなければ、処理全体の破綻を招く、もしくはメモリ領域の無駄により、LSIのコストを高くする結果となる。 本稿では、FIFOを構成する2ポートRAMのバッファを持つメモリバスのSystemCモデルを用いてバッファ容量の評価を行った結果を示す。 本評価では、メモリバスの他、CPU、ハードウェア·ブロックのSystemCモデルを作成し、実データを用いたシミュレーションを実施した。 シミュレーション時に、バッファのアクセス状況を保存し、バッファ使用状況をグラフ化することにより、バッファの適正容量を評価した。また、ハードウェア·ブロックに接続するバッファにピン接続アダプタ、（SystemCモデル）を挿入することにより、ハードウエア·ブロックをRTLモデルに置き換えることを可能とした。 ピン接続アダプタの利用により、SystemC/RTL混在シミュレーションを可能とし、SystemCモデルをRTL検証用ベンチに流用可能とした。