ランダム·テレグラフ·ノイズが低電圧CMOS論理回路の遅延ゆらぎに及ぼす影響

摘要

ランダム·テレグラフ·ノイズ（RTN）による組合せ回路遅延ゆらぎの統計的な性質を40nm CMOSテクノロジにおいて試作した2,520個のリング発振回路（RO）を測定することによって明らかにした。わずかなROにおいて巨大な遅延ゆらぎが発生し、低電圧（0.65V）において最大で10.4％のゆらぎが発生した。動作電圧0.75Vにおいては、わずかにトランジスタサイズを大きくすることにより50％以上ゆらぎが低減した。動作電圧、トランジスタサイズ、論理段数、ゲートの種類、基板バイアスなど回路設計者が調整可能な設計値が低電圧CMOS論理回路のRTNによる遅延ゆらぎに及ぼす影響について報告する。