再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法

摘要

近年のディジタル機器においては，多種多様で，膨大なデータを短時間で処理することが要求されている．このような要求に応える新たなアーキテクチャとして，多数の演算器を並列に動作させることができる再構成型プロセッサがある．ここでは，ディジタルメディア処理向け動的再構成プロセッサFE-GA (Flexible Engine/Generic ALU array)に注目する．現在，FE-GAの開発ツールに関してはまだ確立されていない．そこで本稿では，FE-GAに自動的にマッピングを行うツール開発の導入として，ディジタルメディア処理の基本となるFIRフィルタを取り上げ，その動作を実現する回路をFE-GAに設計する．さらに，そのマッピング手法を提案する．提案する手法はn次のFIRフィルタに対して，その次数とフィルタ係数を指定することで，FE-GA専用のアセンブリ言語を自動生成するものである．この自動生成したアセンブリ言語をFEEditorと呼ばれる専用ツールに読み込ませることでマッピング自動化を実現する．提案手法では，FE-GAアーキテクチャの仕様範囲内で，すべての次数のFIRフィルタのマッピング自動化を可能とし，スレッド切り替えの無い場合に限り，最小サイクル数となるマッピングを実現している．