IDDT出現時間に基づく検査法の断線故障検出能力向上のための設計

摘要

IC内に発生する断線故障の増加が問題となっている．これまでに我々はCMOS論理回路内の信号線における断線故障を検出するための組込みセンサを用いる電源電流検査法を提案した．この検査法はテスト入力ベクトルを検査対象デバイスに印加した際に流れる動的電源電流の出現時間に基づいている．本稿では検査時に故障回路と正常回路の動的電源電流出現時間の差異を拡大するための検査法の改良を提案する．また，改良した組込みセンサを用いることで断線故障の検出が容易になることをSPICEシミュレーションを用いる実験により示す．