MPEG-4動き補償用0.13μm CMOS差分絶対値和回路の低電力化

摘要

MPEG-4対応の動画像符号化LSIに搭載することを目的に、動きベクトル検出用差分絶対値和回路(ADA) を0.13-μm CMOS技術を用いて開発し、その動作時電力(P{sub}(AT))および待機時電力(P{sub}(sT))減した．まず、これまでに開発した逐次桁上げ伝播形ADAに2段パイプライン方式を採用して、クリティカルパスゲート段数(g)と電源電圧(V{sub}D)を低減すると、P{sub}(AT)は317μWから299μW (f{sub}c＝220MHz、V{sub}D＝0.90V)に削減された．本回路の16b累算回路部の上位8bを桁上げ選択形加算回路に置き換え、g、V{sub}Dをさらに削減すると、P{sub}(AT)は197μW (V{sub}D＝0.73V)まで低減した．桁上げ選択形加算回路を回路規模の小さなカウンタに置き換えたカウンタ形ADAのP{sub}(AT)は176μW (V{sub}D=0.73V)に低減された．このカウンタ形ADAにゲーテドクロックを採用するため、改良中断法動きベクトル検出アルゴリズムを採用した．この結果、P{sub}(AT)を51.8μW（逐次桁上げ伝播形ADAの約1/6、ワレス木形アレイADAの約1/51）に低減することができた．動的制御可能な電圧レベル変換（SVL）回路を本カウンタ形ADAに適用した結果、そのP{sub}(ST)は9.43nWであった．これはSVL回路を適用しない逐次桁上げ伝播形ADAの約1/11であった．