高位合成によるFIRフィルタ設計－任意のFIRフィルタ回路の自動生成

摘要

近年，画像処理FPGAにおいて，アルゴリズム設計者が高位合成を用いてFPGA開発を行うことが提案されている．アルゴリズム設計者が高位合成を用いて設計を行う事で，アルゴリズムレベルでハードウェアを低コスト化ができるという利点がある．しかし信号処理FPGAにおいて同様の方法を適用した場合，回路レベルの低コスト化が課題となる．信号処理FPGAでは，FIRフィルタが多く利用される．このFIR回路は，その内部回路構成等の回路レベルで最小化しないと，回路規模が2倍以上に膨れ上がる．このFIRの回路規模の最小化は，FIR回路内部の回路構成などのハードの専門知識が必要となるため，アルゴリズム設計者がFIRの回路を設計することは困難である．そこで，FIRフィルタ性能を入力とし，FIR回路を出力とするFIR回路自動生成システムを開発した．このシステムを用いれば，回路規模が最適化されたFIR回路が自動設計されるため，RTL設計の未経験者であるアルゴリズム設計者でも回路規模が小さなFIRフィルタ回路を生成することができる．提案システムで提案する手法により生成された回路は，人手RTL設計した場合の回路と比較し，同等の回路性能を得られることを確認した．