ECC内蔵メモリマクロにおけるDFT技術

摘要

ECC回路を内蔵したメモリマクロにおいて、ECC搭載に伴うテストコスト増加を回避するDFT技術を開発した。 新しい方式ではハミングコードのデザインを工夫することによって、標準のBIST回路のテストで全ECC内蔵メモリ回路をテストすることができる。 このECC技術は90nmプロセス技術を用いた512Kb SRAMマクロに搭載され、その効果が確認された。