過電圧スケーリングを用いた不正確計算による消費電力削減の検討

摘要

近年の半導体プロセスの微細化に伴い，素子特性のばらつきが顕在化している.従来設計では，ばらつきを考慮したワーストケースを想定してマージンが付与され，消費電力や回路面積コストを増大させていた.そこでマージンを削減しながら，回路を正常動作させる設計手法として，近似コンピューティングが有望視されている.ここで，正常動作とはアプリケーションが目的を達成できる範囲で計算が行われることを表す.本論文では，マージンを果敢に削減する手法として過電圧スケーリングに注目し，その消費電力削減効果を高める回路設計手法を議論する.回路設計手法として適応的スラック割り当てに着目する.故障率の高いFF (Flip Flop)のセットアップスラックを大きく設計して故障率を低下させ，逆に故障率の低いFFのスラックを小さく設計して面積と電力を削減する手法である.しかし，この従来の適応的スラック割り当ての研究では，FFで発生する遅延故障全てが計算結果を劣化させると考えていた.しかし近年，画像処理や機械学習など，多少の計算の誤りが許容されるアプリケーションが増えている.本論文では，各FFの実行結果への影響を考慮した適応的スラック割り当てを考え，消費電力の削減を実験的に確認した.