エビタキシヤルγ-Al{sub}2O{sub}3/Si基板上への強誘電体薄膜形成

摘要

Si基板上にCVD法によりエピタキシャル成長させたγ-Al{sub}2O{sub}3薄膜を用いて, MFIS構造およびMFMIS 構造の作製を行った。 MFIS構造においては、γ-Al{sub}2O{sub}3膜上へSol-Gel法により(001)に配向した強誘電体薄膜(PZT) が形成でき, CV測定において2.6Vのメモリウインドウが得られた。 さらに,γ-Al{sub}2O{sub}3膜が構造形成時のSi基板と強誘電体材料との反応を防ぐバリア層となっていることが確認できた。 また, Ptを下部電極としたMFMIS構造を作製しP-Eヒステリシスの測定を行ったところ, γ-Al{sub}2O{sub}3を絶縁層として用いたサンプルで飽和分極値(Pr) 14.3μC/cm{sup}2,抗電界(Ec) 50 kV/cmの値が得られた。