メタスタビリティを利用した真性乱数生成回路のFPGAによる実装

摘要

真性乱数生成回路(TRNG)をデジタル回路で実装する手法として，ラッチのメタスタビリティを利用する回路が提案されている．ラッチ型TRNGは実装が難しいためカスタムLSIで実現されてきたが，本研究ではFPGAで実装する手法を提案する．提案回路は乱数品質を高めるためにハードマクロで実装し，クロックスキュー低減や内部ノードの負荷均衡化に配慮した．さらに乱数品質と生成速度を改善するため，複数ラッチの出力をXORしてエントロピー収穫を行っている．作成したTRNGはXilinx Virtex4 FPGA XC4VFX20に実装し，NISTテストに後処理なしで通過することを確認した．ラッチ128個からなるTRNGで，回路規模290Slice，生成速度8.33 Mbpsを実現した．