先端Low-k配線技術における課題と指針

摘要

先端LSIの多層配線の開発トレンドを概観しながら、Low-k材料に注目したインテグレーションの課題とその解決策についてまとめた。トランジスタのスケーリングとFinFET化により、中距離配線における寄生抵抗が遅延や消費電力に影響するようになる。そこで、配線アスペクトを上げて配線抵抗を抑制しながら、層間絶縁膜を低誘電率化（Low-k化）して配線容量を抑制するという戦略が必要となる。Low-k化に関しては、機械的強度の低下による実装耐性の劣化と、プラズマダメージによる実効的なk値の増大が課題である。これらの問題を解決するため、Low-k膜の分子構造や化学構造の制御と、プロセス条件の最適化を行った。また、検討の結果得られた高信頼性Low-k膜を用いて微細配線（80nmピッチ）のインテグレーションを行い、配線容量の低減とTDDB信頼性のスケーラビリティを実証した。