依頼講演パスゲートトランジスタの対称性を向上した28nmHKMG 10TデュアルポートSRAMセル

摘要

従来の8TデュアルポートSRAMセルに対して，パスゲートトランジスタの対称性を向上し，リード·ライトディスターブ状態下でのリード·ライトマージンを改善した，10TデュアルポートSRAMセルについて提案する.提案セルはパスゲートの拡散層の形状をそろえ，ゲートを介した高抵抗な電流パスを無くすことで，従来セルで見られたセル電流のオフセットを改善した.実デバイスでの測定で20のセル電流，15mVのSNMの向上をそれぞれ確認した.28nmHKMGプロセスを用いて提案セルを用いた256kbit容量のDP-SRAMマクロを試作した.ディスターブ状態での動作下限電圧は0.53Vであり，従来マクロと比較して90mV改善した.