FBCを用いた333MHzランダムサイクルDRAM

摘要

FBC (Floating Body Cell)を用いたDRAMは高速読み出し動作において1T1C-DRAMに比べていくつかの有利な点を持っているということに注目し、高速なランダムサイクル時間(t{sub}(RC))実現を検討した。 ここでは2セル／ビットでの動作を前提として、センスアンプを対称化しカレントミラー比を変えた時の信号増幅時間を見ることによってより高速でバラツキに強い回路の設計条件を見つけ出した。 その最適化されたセンスアンプを採用することで、ワースト条件下のシミュレーションによりt{sub}(RC)＝3nsが実現できることを確認し、FBC-DRAMが333MHz読み出し動作可能なメリであることを示唆した。FBCはスケーラブルでありセルサイズが小さいということを考えると、従来のeDRAM/eSRAMの置き換えとして十分期待できるセルであり、オンチップキャッシュやゲーム用メモリなどの高速で高密度なメモリとして幅広い用途が考えられる。