CMOSテラヘルツイメージング回路の設計と評価

摘要

近年、テラヘルツ波を用いたイメージングが注目を集めている。本研究では、MOSFETの非線形性を用いたテラヘルツ波の直接検波回路を提案する。テラヘルツイメージング回路は低コストである180nm Si CMOS プロセスを用いて設計及び試作した。イメージング回路はマイクロストリップパッチアンテナ、インピーダンス整合回路そして直接検波回路により構成される。イメージング回路はキャリア周波数0.915THzにおいて51.9kV/WのResponsivity、変調周波数31Hzにおいて358pW/Hz~(1/2)/のNEP(Noise Equivalent Power）を示した。NEPは10kHzで変調することで33.5pW/Hz~(1/2)が期待される。イメージング回路のサイズは250×180μmである。これらの成果は低価格テラヘルツイメージングの実現を示唆しそいる。