Intel OpenCLを用いたディープニューラルネットワークのFPGA実現に関して

摘要

ディープラーニングは高性能な認識率を持つため様々な組込み機器に適用する機会があるが，CPUは遅くGPUは消費電力が大きく，ASICは設計期間が長いため短期間に進歩し続けている現状ではTATの観点から適しない．したがって，再構成可能で性能電力効率に優れたFPGAが組込みディープラーニングに適していると考えられる．ディープラーニングは学習と推論のフェーズに大別されるが，現状ではそれぞれの設計に異なる言語とプラットフォームが必要であり，ソフトとハードの両方の知識が必要でありその設計難易度は極めて高く問題であった．本論文ではディープラーニングフレームワークであるChainerを用いて学習を行い，Intel社OpenCLを用いてFPGAのビットストリームとホストPCコードを同時に自動生成する設計法について述べる．提案する設計手法はハードウェア実現に適した2値化畳み込みニューラルネットワーク（BCNN：Binarized Convolutional Neural Network）をサポートしており，組込みGPUよりも高速かつ低消費電力である．本論文では，Intel OpenCLで高性能なBCNNを合成できる指示子の調査を行う．提案する設計手法を用いてVGG11ベースのBCNNをTerasic社DE5-NET FPGA評価ボードに実装し，面積性能に優れた回路を設計できた．