FPGAアレイを用いてTFlopsを目指したポアソン方程式演算回路の実装と評価

摘要

近年，FPGAをHPC用途に使用する例が増加しつつある．我々は，大規模FPGAを搭載し，三次元方向にI/Oを装備した小型カードを大量に集積したものをFPGAアレイとして提案している．このFPGAアレイは，規模を任意に増減できるスケーラブルな設計であり，さらにホストPCから容易に制御を可能としたものである．本稿では，ポアソン方程式を浮動小数点数で差分法によって演算する回路をこのFPGAアレイに実装し，演算性能と消費電力について評価を行った．また，演算回路を多数並列に実装して大規模並列演算を行い，演算性能が1TFlopsを達成するために必要なFPGAアレイの規模を示した．