H.264/AVCデコーダにおける低演算量デブロッキングフィルタ実装手法

摘要

動画像圧縮符号化標準H.264/AVCがワンセグ放送，携帯端末など様々な分野で普及されているが，デコーダの演算量削減が重要な課題となっている．特にデコーダの全演算量の約30％-50％を占めるデブロッキングフィルタ処理の演算量削減が重要となる．従来手法では，メモリアクセスの効率化，処理の並列化などの手法を用い，1マクロブロックの処理に極限と認識されている192サイクルで処理できるようになっている．本研究では，隣接画素の相関性が高い特性を利用し，フィルタリング処理を行う際に用いる画素値に注目し，隣接画素値が同じである場合の演算量削減手法とそのアーキテクチャを提案する．シミュレーション結果により，提案手法を用いる場合，1マクロブロックの処理は約170サイクルで実現可能となった．