少量多品種ロジックLSIの実製造デバイスデータを用いたウェーハテスト工程環境の評価：同時測定可能LSIテスタ環境とロット割付アルゴリズム

摘要

少量多品種ロジックLSIの実製造デバイスデータを用いた離散事象駆動型のシミュレーション解析により，TATとコストを重視する場合のそれぞれについて，同時測定可能LSIテスタ環境（性能と台数）及びロット割付アルゴリズムを決定する．少量多品種ロジックLSIとしてワンチップマイクロコンピュータを取り上げ，240製品種に対する実製造デバイスデータを用いている．テスト環境として，多数のダイを同時に測定できるLSIテスタを考えている．はじめにウェーハテスト工程を詳細なパラメータをもつモデルにモデル化した．対象としたウェーハテスト工程では，処理効率の向上を目的とする同時測定可能な2種類のLSIテスタA,Bが利用できるとした．テスタA,Bの稔測定ピン数は，それぞれ，256ピン，512ピンである．ロット割付アルゴリズムとして，先に報告したジグ交換低減化アルゴリズムと2種類の納期を考慮したジグ交換低減化アルゴリズムについて検討した．240製品種のデバイスデータと生産ダイ数（約2.5億個/月）を用いて，6か月間（4320時間）にわたるシミュレーションを，次の三つのテスト環境下（ケース1，ケース2，ケース3）についてLSIテスタ台数を変化させ実行した．ケース1は同時測定を行わないLSIテスタAを用いた場合，ケース2は，同時測定が可能なLSIテスタAを用いた場合，ケース3は同時測定可能なLSIテスタBを用いた場合である．シミュレーション解析の結果，平均TATに関しては，同時測定個数が多いケース3が平均TATを最も短縮した．ジグ交換低減化アルゴリズムを用いた方が平均TATは短縮されたが，納期を考慮したジグ交換低減化アルゴリズムの方が最大TATを抑えることがわかった．ロット当りの平均コストに関しては，安価なLSIテスタAを用いるケース2が最小コストを実現した．このような結果から，テスト法として，TATを重視する場合には，スループット95％以上を達成できる装置台数（最適台数）の同時測定可能な高価なLSIテスタ環境を用いるのがよく，コストを重視する場合には最適台数の75％の台数の同時測定可能な安価なLSIテスタ環境と納期を考慮したジグ交換アルゴリズムを用いるのがよいことがわかった．