超低電圧SRAMのソフトエラー耐性

摘要

本報告では、SRAMのソフトエラー耐性について議論する。特に、ニアスレッショルド回路やサブスレッショルド回路が対象とする超低電圧に注目する。地上の環境では高エネルギー中性子がソフトエラーの主要因であり、加速器を用いた照射実験によって得られた高エネルギー中性子起因SERを紹介する。65nmバルクト，ランジスタを用いたSRAM、ならびにFD-SOIの一種であるSOTB（silicon on thin buried oxide）トランジスタを用いた65nm SRAMの測定結果を示し、それぞれのMCU（multiple cell upset）の発生原因を議論する。