Impulse Cを用いた離散ウェーブレット変換のFPGAへの実装

摘要

離散ウェーブレット変換はJPEG2000で画像の圧縮に採用されており、原理的に従来のJPEGに用いられる離散コサイン変換よりもノイズの発生が少ない。しかし、離散コサイン変換に比べ圧縮率が低く、その計算過程もメモリアクセスが頻繁で組み込み用途には不向きである。このような問題に対してASICやFPGAなどのハードウェアによる高速化は有効だが、ASICのみを利用した開発は高いコストと開発期間が問題となる。一方、FPGAはASICの試作機として手軽に新しいアーキテクチャを設計する際にも利用されているが、多くの実装方曙を試さなければならない画像処理などの複雑なアプリケーションでは、プロトタイピングそのものに時間がかかってしまう。その解決策として近年注目されている高位合成言語は、標準ANSI-CからRTLを自動生成することで開発期間の短縮化を図るものである。本研究では、高位合成言語であるImpulseCを用い、Daubechiesのウェーブレットをマザーウェーブレットとしたウェーブレット変換のFPGA上への実装を試みた。その結果、ソフトウェアでの実行時間と比較して50倍程度の性能を達成した。