3次元DRAM－プロセッサ積層の温度と性能

摘要

本報告では，チップの3次元積層におけるDRAM統合の性能および温度の評価を行う．HotSpot 6.0の評価結果より，DRAMおよびL2キャッシュは発熱が小さいため温度上昇への影響は限定的である．一方，プロセッサコアとL1キャッシュの発熱は大きいため，垂直方向に複数個のプロセッサコアが重なるレイアウトとならないように積層することが重要であることが分かった．次に，gem5フルシステムシミュレーションを行った結果，NAS Parallel Benchmarkのアプリケーションでは，DRAM，L2キャッシュ，プロセッサコアのレイアウトによる影響は限定的であり，レイアウトを設計する際には通信遅延よりも温度上昇を抑えることを優先し，プロセッサコアを分散させた方が良いことがわかった．一方，本報告で用いた3次元積層チップの性能向上には，温度制約を緩和する目的で，空冷ではなく油浸環境で実行することが極めて重要であることが分かった．これらは先行研究の結果を追認するものである．