システムリソースを有効活用したH／W-S／W協調設計支援手法

摘要

FPGAとCPUで構成される組み込み機器は、多様な機能をFPGAとCPUで分担することによって、要求性能を実現している。そのような機器の開発では、FPGAとCPUのそれぞれに割当てる機能に応じて機器の性能やコストが変化するので、それらのバランスを考慮してFPGAデバイスやCPUデバイスの選択および機能の割当てを決めなければならない。機能割当てを高精度に行うために、FPGAに実装した場合の処理時間と回路規模、および、CPUに実装した場合の処理時間を用いて、組み合わせ最適化を利用してFPGAに実装するハードウエア（H／W）とCPUに実装するソフトウエア（S／W）の割当てを行う設計手法がある。しかし、この手法では特定の制約条件を満たした1つのH／W-S／W割当て方法を得られるのみであり、処理時間と回路規模の異なるH／W-S／W割当て方法を得ることができない。本稿では、組み合わせ最適化とNNC法を組み合わせることによって処理時間と回路規模のトレードオフを視覚化し、処理時間と回路規模のバランスを考慮してデバイスの選択とH／W-S／W割当てを行う設計手法を提案する。本手法を、モータ制御モデルの機能アルゴリズムを用いて試行し、処理時間と回路規模についてパレート最適解を抽出し、デバイス選択の判断が行えることを確認した。