FPGAに実装したFDTD高速演算装置の試作

摘要

筆者らは，アンテナ解析の演算高速化に向けてFPGAにFDTD法を実装することを目的に，その事前検討として固定小数点演算を用いたFDTD法の精度について評価を行い，32ビット固定小数点演算でほとんどのアンテナ解析を精度良く実現できることを示した．本論文では，FPGAに実装したFDTD法の高速演算機を試作しその高速化手法について検討している．第1段階として，電界·磁界の x，y，z 各成分の並列化，解析領域と吸収境界領域の並列化，個々の更新式のパイプライン処理化に加えて電界·磁界の共用回路化により演算時間が大幅に短縮することを明らかにした．一方で，これらの効果によりメモリアクセス時間が支配的になり演算の高速化のみではスループットが向上しないことを具体的に示した．第2段階として，メモリアクセス回数の削減，内部メモリへのデータ常駐化，及びアクセスタイミング最適化の三つの手法を用いアクセスの高速化を実現した．その結果，主メモリへのアクセス時間を演算時間内に収める改善をし，市販のソフトウェアを用いて1台のPCで計算した場合と比較して演算速度は約22倍の高速化を実現した．また，試作機を用いたアンテナ解析を行いシミュレーションと同様の精度が得られることを示した．